الكشف عن معالجات Intel Core Series 3: كيف تعيد رقائق Wildcat Lake الاقتصادية صياغة الحوسبة الطرفية

تعمل شركة Intel بقوة على إعادة تشكيل سوق الحوسبة الاقتصادية من خلال معالجاتها الجديدة Core Series 3، والتي تحمل الاسم الرمزي Wildcat Lake. وخلال عرض تقديمي مفصل في مؤتمر Hot Chips 2026، كشفت الشركة أن رقاقة المعالج (SoC) الجديدة تتجاوز عقد التصنيع القديمة تماماً، حيث قفزت مباشرة من دقة Intel 7 المستخدمة في سلسلة Raptor Lake-U إلى دقة التصنيع الأحدث Intel 18A. صُممت هذه المعمارية خصيصاً لأجهزة الحواسيب المحمولة الاقتصادية وأجهزة الحوسبة الطرفية، مما يتيح للشركات المصنعة بناء أجهزة عالية الكفاءة بتكلفة منخفضة دون التضحية بتقنيات الاتصال الحديثة.

كان الهدف الأساسي من مشروع Wildcat Lake هو تقديم أحدث معمارية لشركة Intel إلى السوق الاقتصادي، مع الالتزام الصارم بأهداف التكلفة واستهلاك الطاقة. ومن خلال الاعتماد على تصميم الرقائق المتعددة (Chiplets)، توفر الشركة مجموعة أدوات شاملة تغطي كافة قطاعات الحوسبة، بدءاً من الأجهزة الطرفية منخفضة الطاقة وصولاً إلى خوادم مراكز البيانات الضخمة مثل Diamond Rapids. يضمن هذا النهج حصول المستخدمين في الفئة الاقتصادية على تقنيات متقدمة، بما في ذلك دعم شبكات Wi-Fi 7 ومنافذ Thunderbolt 4.

رغم أن معالجات Wildcat Lake تمثل تصميماً مستقلاً للسيليكون، إلا أنها تعتمد بشكل كبير على المعمارية الموجودة في سلسلة Core Ultra Series 3 (Panther Lake) الرائدة. احتفظت شركة Intel بأنوية الأداء (P-cores) من نوع Panther Cove، وأنوية الكفاءة (E-cores) من نوع Darkmont، إلى جانب معمارية الرسومات Xe3. ومع ذلك، ولتحقيق أهداف التكلفة، اضطر فريق الهندسة إلى إجراء تخفيضات مدروسة عبر شرائح الحوسبة والإدخال والإخراج.

لضبط قدرات الحوسبة بما يتناسب مع الفئة الاقتصادية، نفذت شركة Intel عدة تعديلات محددة:

• تقليل العدد الإجمالي لأنوية الأداء ومحركات المعالجة العصبية (NPU).
• دمج بطاقة رسوميات أصغر حجماً مع إزالة دعم تقنية تتبع الأشعة (Ray Tracing) العتادية بالكامل.
• الاحتفاظ بأنوية XMX المخصصة لمهام الذكاء الاصطناعي، رغم وجود خطط أولية لإزالتها.
• إزالة جزء كبير من الذاكرة المخبئية (Cache) وتقليص حجم متحكم الشاشة، مع التخلي عن دعم قدرات DisplayPort UHBR.
• إزالة واجهات الكاميرا (Camera PHYs) بالكامل وتقليل عدد مسارات PCIe، مما وفر مساحة بنسبة 15% تقريباً في شريحة الإدخال والإخراج مقارنة بمعمارية Panther Lake.

ورغم هذه التخفيضات، حافظت شركة Intel على الميزات الحاسمة التي تعزز كفاءة النظام. ظلت مسارات الطاقة المخصصة لأنوية الكفاءة وبطاقة الرسوميات كما هي، وهو أمر حيوي للحفاظ على عمر البطارية. علاوة على ذلك، تحتفظ المنصة بمنفذين من نوع Thunderbolt 4/USB4 وتستخدم ناقل ذاكرة (DRAM Bus) أضيق، مما يقلل بشكل مباشر من تكاليف التصنيع على الشركات المُجمّعة للأجهزة.

يُعد التغليف هو التحول الهندسي الأبرز في معالجات Wildcat Lake. فبدلاً من استخدام تقنية Foveros المعقدة والمكلفة، اختارت شركة Intel الاعتماد على حزمة متعددة الشرائح (MCP) مكونة من شريحتين باستخدام التغليف العضوي القياسي. ولربط هذه الشرائح، استخدمت الشركة معيار UCIe (Universal Chiplet Interconnect Express) لأول مرة. وبينما يتميز التغليف المتقدم عادةً بمسافة بينية تبلغ حوالي 36 ميكروناً، يستخدم تطبيق UCIe العضوي مسافة أوسع بكثير تبلغ 110 ميكرونات.

يعكس هذا الاتصال الأقل كثافة بين الشرائح انخفاض متطلبات النطاق الترددي للبيانات في المعالج. ونظراً لأن متحكمات الشاشة لا تدعم أوضاع البث ذات معدلات البت الفائقة، فإن الاتصال البيني لا يحتاج إلى معالجة كميات هائلة من البيانات. وللحفاظ على سلامة الإشارة وتقليل التعقيد، حددت شركة Intel سرعة الرابط بمعدل 8 جيجابت/ثانية. أبقى هذا القرار معدل خطأ البت منخفضاً بما يكفي لتجنب الحاجة إلى تقنيات إعادة المحاولة وتصحيح الأخطاء المعقدة، رغم أنه تطلب عدداً أكبر من المسارات المادية.

شكلت إدارة الطاقة عبر رابط UCIe تحدياً كبيراً آخر، خاصة وأن الحواسيب المحمولة الاقتصادية تفتقر غالباً إلى تقنية التحديث الذاتي للشاشة. ولتحقيق أهداف عمر البطارية الصارمة، نفذت شركة Intel مخازن مؤقتة (Buffers) لروابط الشاشة بين الشرائح. يتيح ذلك للروابط الدخول في وضع توفير الطاقة، ثم إرسال البيانات على شكل دفعات سريعة بمجرد امتلاء المخازن المؤقتة.

تُعد كفاءة التصنيع أمراً بالغ الأهمية للسيليكون الاقتصادي، وتعكس استراتيجية استرداد معدلات الإنتاج (Yield Rates) لشركة Intel هذا التوجه. طورت الشركة تكوينات متعددة للطرازات للاستفادة من الشرائح المستردة بشكل فعال. حالياً، يمكن استرداد حوالي 29% من شرائح الحوسبة واستخدامها ضمن مجموعة المنتجات النشطة، مما يضمن تقليل هدر السيليكون إلى الحد الأدنى.

كانت استجابة السوق إيجابية للغاية. أكدت شركة Intel أن معالجات Wildcat Lake قد حصدت بالفعل أكثر من 70 تصميماً معتمداً من الشركات المصنعة. ويستعد هذا المعالج الآن بقوة ليحل محل سلسلة Raptor Lake-U القديمة باعتباره العمود الفقري الأساسي لمجموعة المعالجات الاقتصادية للشركة.

تشير الخيارات الهندسية وراء معمارية Wildcat Lake إلى تحول جذري في كيفية تعامل صناعة أشباه الموصلات مع الأجهزة الاقتصادية. تاريخياً، كانت المعالجات منخفضة التكلفة إما عبارة عن شرائح أحادية مبنية على عقد تصنيع قديمة، أو شرائح رائدة معيبة يتم إعادة توجيهها للفئات الدنيا. ولكن من خلال تصميم رقاقة اقتصادية مخصصة تعتمد على الشرائح المتعددة باستخدام دقة 18A المتطورة، تثبت شركة Intel أن التصنيع المتقدم لم يعد حكراً على المنتجات الرائدة.

يُعد النشر الناجح لمعيار UCIe العضوي هو الاختراق الحقيقي هنا. فهو يثبت أن تصميم الشرائح المتعددة يمكن أن يكون مجدياً اقتصادياً للأجهزة ذات هوامش الربح المنخفضة دون الحاجة إلى تقنية Foveros المكلفة. وإذا تمكنت شركة Intel من الاستمرار في حزم اتصالات الشرائح بكفاءة عبر ركائز عضوية قياسية، فإن ذلك يمهد الطريق لمعالجات تركيبية رخيصة للغاية عبر الصناعة بأكملها، مما يجعل وحدة المعالجة المركزية الأحادية التقليدية في الفئة الاقتصادية شيئاً من الماضي.